RTL Forge

概要

AI支援によるシリコン設計プラットフォームは、RTL設計からGDSIIまでの全工程を統合して効率化します。1クリックで本番運用向けVerilog/VHDLを生成し、RTLをGDSIIへ自動合成します。

主な機能

• RTL設計の高速生成と検証をサポート
• 本番向けVerilogとVHDLの自動出力
• RTLからGDSIIへのワンステップ合成で設計リリースを促進
• 設計品質の改善提案とエラー検出をAIが支援
• プラットフォームの拡張性とカスタマイズ性

対象ユーザー

SoC/ASIC開発チーム、FPGAエンジニア、検証エンジニア